
成 績 :60 分
-
11.1_173_modelsim_ase_windows.exe
-
Syllabus
-
Overview of IC Design flow
-
Verilog 語法回顧
-
RTL review
-
Control unit
-
RTL Design
-
Datapath
-
Programmable Processors
-
期末專題
-
ncverilog使用教學
-
DV 基礎使用教學
-
DV 進階使用教學
-
Final Project
-
Final Project Hard
- 課程介紹
- 課程安排
- 評論