
成 績 :60 分
-
Verilog 語法回顧
-
RTL design
-
Digital sytem design
-
Digital system design example
-
上機練習
-
Verilite使用範例
-
蛇行燈範例
-
小算盤範例
-
虛擬亂數產生器範例
-
期末專題-終極密碼
- 課程介紹
- 課程安排
- 評論